読者です 読者をやめる 読者になる 読者になる

Skylakeのダイ写真

Skylakeのダイ写真が出ているようです。北森瓦版さん経由です。

北森瓦版 - “Skylake”のGen.9 Graphics Architectureの詳細

Intel Skylake Gen9 Graphics Architecture | PC Perspective

まず目に付くのはLLCのレイアウトです。SRAMセルがコアを囲むように配置されています。いかにも配線長が長くなりそうですが、逆にあえてこのようにする積極的な理由も思いつかないので電力や遅延は問題ではないということなのでしょうね。

コア内のレイアウトはここ最近のコアと基本レイアウトは変わっていません。私の興味があるのはFPUですが、これも基本レイアウトは同じようです。上下に128bitのデータパスが分かれていて、左右方向L1Dの側にあるのが演算器群、真ん中がRFではないかと想像します。

これが正しいとすると、フル512bitのデータパスを持っていることはなさそうです。あとは、512bitの演算器を持っているかですが、やっぱり見てもさっぱりわかりませんね。ただ最近のIntelはL1のB/Fは演算器の拡張に合わせて維持してきているので、その流れからすると演算器だけ512bit化はない気がしてきました。SNBの時はロードユニットを倍増して128bit幅のままロード帯域を増やしたのでした。