読者です 読者をやめる 読者になる 読者になる

Skylakeのデコード帯域の謎

【後藤弘茂のWeekly海外ニュース】Skylakeアーキテクチャの謎 その2 〜5命令デコーダと6命令uOPキャッシュ - PC Watch 上の記事では、Skylakeのデコーダは5wayに、uOP$の帯域は6uOPs/cycleになったとされています。IDFのスライドでも "Wider instruction sup…

Xeon E3-1500 v5はAVX512をサポートしない

Xeon E3-1500 v5が正式に発表されていました。 インテル、ノートPC向け「Xeon Processor E3-1500M v5」ファミリを発表--秋から提供開始 - CNET Japan ARKにも情報が登録されていますが、 ARK | Intel® Xeon® Processor E3-1535M v5 (8M Cache, 2.90 GHz) 命…

SkylakeのIDF発表

IDF2015でIntelからSkylakeのマイクロアーキテクチャについての解説がありました。日本語ではPCWatchで後藤氏が解説記事を出しています。 【後藤弘茂のWeekly海外ニュース】Intelの次世代マイクロアーキテクチャ「Skylake」 - PC Watch まずLLCの配置ですが…

Skylakeのダイ写真

Skylakeのダイ写真が出ているようです。北森瓦版さん経由です。 北森瓦版 - “Skylake”のGen.9 Graphics Architectureの詳細 Intel Skylake Gen9 Graphics Architecture | PC Perspective まず目に付くのはLLCのレイアウトです。SRAMセルがコアを囲むように配…

Skylakeファーストインプレッション

2015/8/5に開発コードSkylakeで知られていたIntelの新CPUが発売されました。私も早速動かしていますが大変よい結果を得ています。今回は主に各所で公開されている情報等から従来のマイクロアーキテクチャとの比較を見てみます。 フロントエンド とりあえず4w…

Skylakeの改良点を予想する~スケジューラ

前回はフロントエンドについて書いたので今日はスケジューラまわりを予想してみる。 最近のIntelのメインストリームCPUは一貫して4 wayのRSを持っている。もともとはP6で導入された3 wayのRSがCore2で4 wayに拡張されたものである。P6系のマイクロアーキテク…

Skylakeの改良点を予想する~AVX512編~

Skylake (-skl) bmi1 avx2 smep bmi2 erms invpcid mpx rdseed adx smap Skylake Xeon (-skx) bmi1 avx2 smep bmi2 erms invpcid mpx avx512f avx512dq rdseed adx smap clflushopt avx512cd avx512bw avx512vl Cannonlake (-cnl) bmi1 avx2 smep bmi2 erms …

Skylakeの改良点を予想する

SoC版が2015後半、ノート・デスクトップ向けが2016の登場になるのではないかと思われるIntelの新マイクロアーキテクチャ Skylakeの変更点を予想する。 最近のIntelは、同じプログラムの実行速度を従来より落とさない・電力あたりパフォーマンスを上げる とい…